Synkrone og asynkrone digitale kredsløb
I dag er langt den overvejende del af de digitale kredsløb af den synkrone type, hvilket vil sige at man har en central taktgiver (eng. clock), som muliggør højhastighedskommunikation via databusser mellem tæt forbunde større digitale delkredsløb.
Både i lavenergi og digitale højydelseskredsløb, kan det være et problem med en central taktgiver i f.eks. et digitalt høreapparat eller en mikrocontroller. Grunden er at høreapparatet ønskes at anvende så lidt energi som muligt og højydelseskredsløb mister takten, når den centrale taktgivers frekvens øges (f.eks. ved "overclocking"). Grunden er at det tager tid for taktgiveren at komme rundt i forskellige dele af chippen ved høje frekvenser - og det på trods af at signalerne udbreder sig med ca. 2/3 af lysets hastighed.
Med et redesign af de digitale kredsløb, indførelse af decentral selvtaktning, opnås mindre energiforbrug eller mulighed for højere taktfrekvens. Omkostningen er groft set en ydelsesforringelse på ca. 10% ved en given frekvens, men med drastisk nedsat energiforbrug f.eks. -30%. Hvilket betyder at man kan øge de decentrale taktgivere med 30%.
Kilder: Manchester University: "The Return of Asynchronous Logic", Embedded.com 08/24/02: "Will Self-timed Asynchronous Logic Rescue CPU Design?", "EE Times oktober 25, 2001: University spinouts revive clockless processors", " EE Times oktober 07, 1998: Asynchronous ARM core nears commercial debut".
Logiske systemer
På det rent teoretiske plan "tænker" den digitale elektronik ikke over hvordan de simpleste byggeelementer, gates og invertere, "bærer sig ad" med at udføre deres opgaver. Principperne for de digitale grundelementer, gates og invertere, kan og bliver også realiseret i hydrauliske, mekaniske og pneumatiske indretninger.
Se også
Denne artikel er fra Wikipedia. Læs artiklen hos Wikipedia.